תואר ראשון בהנסדת חשמל בין 3-5 שנות ניסיון בפיתוח FPGA קידוד VHDL ניסיון ב: Timing constraints definitions writing advanced Test Bench (Simulation (Modelsim (Experience with lab FPGA debug (SignalTap and Chipscope DDR3